计算机科学 > 硬件架构
[提交于 2025年7月8日
]
标题: GATMesh:使用图神经网络的时钟网格定时分析
标题: GATMesh: Clock Mesh Timing Analysis using Graph Neural Networks
摘要: 时钟网格在高性能VLSI系统中至关重要,用于最小化偏斜并处理PVT变化,但由于收敛路径、多源驱动和输入网格缓冲器偏斜,分析它们很困难。SPICE仿真准确但缓慢;然而简化的模型会遗漏如转换时间和输入偏斜等关键效应。我们提出了GATMesh,这是一种基于图神经网络(GNN)的框架,将时钟网格建模为具有增强结构和物理特征的图。在SPICE数据上训练,GATMesh在未见过的基准测试中实现了5.27ps的平均延迟误差,同时比多线程SPICE仿真快47146倍。
文献和引用工具
与本文相关的代码,数据和媒体
alphaXiv (什么是 alphaXiv?)
CatalyzeX 代码查找器 (什么是 CatalyzeX?)
DagsHub (什么是 DagsHub?)
Gotit.pub (什么是 GotitPub?)
Hugging Face (什么是 Huggingface?)
带有代码的论文 (什么是带有代码的论文?)
ScienceCast (什么是 ScienceCast?)
演示
推荐器和搜索工具
arXivLabs:与社区合作伙伴的实验项目
arXivLabs 是一个框架,允许合作伙伴直接在我们的网站上开发和分享新的 arXiv 特性。
与 arXivLabs 合作的个人和组织都接受了我们的价值观,即开放、社区、卓越和用户数据隐私。arXiv 承诺这些价值观,并且只与遵守这些价值观的合作伙伴合作。
有一个为 arXiv 社区增加价值的项目想法吗? 了解更多关于 arXivLabs 的信息.